Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

: 11111554 : 23-04-99

APPLICATION DATE

30-09-97

APPLICATION NUMBER

09265268

APPLICANT: MURATA MFG CO LTD:

INVENTOR: ASAKURA NORIMASA:


INT.CL.

: H01G 4/12 H01G 4/30 H01G 4/255

TITLE

: LAMINATED CERAMIC ELECTRICAL

PARTS AND ITS TRIMMING METHOD



ABSTRACT : PROBLEM TO BE SOLVED: To enable trimming for adjusting, without removing an electrode, the capacity value of laminated ceramic electrical parts forming a capacity element, such as a laminated ceramic capacitor to be a desired value and prevent the reduction of weatherability due to removal of electrode.

> SOLUTION: Butted electrodes 28 to 31 for inner conductor are formed in a manner such that respective ends are arranged opposite to each other, so as to form a capacity therein, and a part 32 for trimming is provided to a region opposite to the paired butted electrodes 28 to 31, and then a ceramic layer 22 is partly removed from the outside in the part 32, so as to trim the part 32 for reducing the capacity formed among the electrodes 28 to 31. Since the electrodes 28 to 31 are not exposed to trimmed traces 33 and 34, whetherability can be ensured.

COPYRIGHT: (C)1999, JPO

(51) Int.Cl. ⁶		鐵洲記号
H01G	4/12	349
	1/20	011

F I H 0 1 G 4/12

349 311A

4/255

4/30 4/34

審査請求 未請求 請求項の数8 OL (全 6 頁)

(21)出原番号

特額平9-265268

(22) 刮膜日

平成9年(1997)9月30日

(71)出顧人 000006231

株式会社村田製作所

京都府長岡京市天神二 「目26番10号

(72) 発明者 朝倉 教真


京都府長岡京市天神二「目26番10号 株式

会社村田製作所内 (74)代理人 弁理士 小柴 雅昭 (外1名)

(54) 【発明の名称】 積層セラミック電子部品およびそのトリミング方法

(57)【要約】

【解決手段】 内部準体として、互いの間で容量を形成 する人の、各々の端縁を互いに対向させた状態で突き 合わせ電極28~31を形成し、対をなず突き合わせ電 極28~31が対向する側域にトリミング予定部分32 を設け、トリミング予定部分32においてセラミック層 22を外部から部分的に除去することによって、突き合 わせ電極28~31間で脱される容量を減少させるようにトリミングする。トリミング等33、34には、突 き合わせ電極28~31が露出しないため、耐候性が確 保される。



【特許請求の範囲】

【請求項1】 複数のセラミック層および前記セラミック層の特定の界面に治って形成される内部導体を有するセラミック程層体を構え、前記内部導体の少なくとも一部によって容量成分を形成するように構成された。積層セラミック電子部品であって、

前記内部導体は、互いの間で容量を形成するように、各 々の端縁を互いに対向させた状態で配置される、少なく とも1対の突き合わせ電極を備え、

解記セラミック機屑体には、対をなす前記突き合わせ電 機間で形成される容量を減少させるようにトリミングす るため、当該対をなす突き合力せ電影が利向する領域に おいて前記セラミック層を外部から部分的に除去するこ とが子定されたトリミング干定部分が設けられているこ とを特徴とする。精御セラミッツ電子領点

【請求項2】 前記トリミング予定部分は、前記セラミック積層体の互いに対向する両面のそれぞれに関連して 設けられている、請求項1に記載の積層セラミック電子 結品.

【請求項3】 複数のセラミック層および前記セラミック層の特定の界面に沿って形成される内部導体を有する セラミック積層体を備え、前記内部導体の少なくとも一 部によって容量成分を形成するように構成された、積層 セラミック電子部品であって、

前記内部導体は、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極を備え、

前記セラミック積層体には、対をなす前記突き合わせ電 極が対向する概域において前記セラミック層を外部から 部分的に除去したトリミング跡が形成されていることを 特徴とする、積層セラミック電子部品。

【請求項4】 前記内部導体は、複数対の前記突き合わせ電極を備え、各対をなす前記突き合わせ電極のそれぞれの端縁は、前記でラミック積層体の積層方向に整列される、請求項1ないし3のいずれかに記載の積層セラミック電子部品。

【請求項5】 前記内部導体は、さらに、各々の面を互 いに対向させて容量を形成する複数材の内部電極を備え る、請求項1ないし4のいずれかに記載の積層セラミッ ク電子部品。

【請求項6】 複数のセラミック層および前記セラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、前記内部導体の少なくとも一部によって容量成分を形成するように構成され、このの間で容量を形成するように、各々の端縁を互いに大何高させた状態で配置される。少なくとも1対の突き合わせ電極を備えている。積層セラミック電子都品をいリミングする方法であって、対象を本ず前定要を含めている。

記セラミック層を外部から部分的に除去することによっ

て、当該村をなす突き合わせ電極間で形成される容量を 減少させるようにトリミングする工程を備えることを特 微とする、積層セラミック電子部品のトリミング方法。

【請求項7】 前記セラミック層を外部から除去する工程において、前記セラミック層を対ける、前記突き合わせ電極の対向する端縁間に挟まれた部分より外側に位置する部分が除去される。請求項6に記載の積層セラミック電子部品のトリミング方法。

【請求項8】 前記セラミック層を外部から除去する工程において、前記セラミック層とおける、前記突き合わせ電極の対向する端縁間に挟まれた部分が除去される、請求項6または7に記載の積層セラミック電子部品のトリミング方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、積層セラミック 電子部品およびそのトリミン方方法に関するもので、特 に、たとえば積層セラミックコンデシャナ、Lで接合部品 のように容量成分を形成している積層セラミック電子部 品およびその容量調整のためのトリミング方法に関する ものである。

[0002]

【従来の核集】たとえば積層セラミックコンデンサにおいて、積層セラミックコンデンサを完成させてから、静 電容量の微調整のためのトリミングが行なわれることが ある。このようなトリミングに適した積層セラミックコ ンデンサとして、図うまたは図4に示す構造のものが提 索されている。

【0003】図3および図4に示した模層セラミックコンデンサ1および2は、ともに、周知の積層セラミックコンデンサ1日報、複数のセラミック層3をセラミック園3の特定の昇面に沿って形成される後数をなす内部電極4および5とを有するセラミック程層体6を備える。各対をなす内部電極4および5た、セラミック積層体6の各端部には、外部端子電極7および8が形成される。上述64は、外部端子電極7に接続され、他方の内部電極5は、外部端子電極8に接続され、他方の内部電極5は、外部端子電極8に接続され、他方の内部電極5は、外部端子電極8に接続され、他方の内部電極5は、外部端子電極8に接続され、定のようにして、各対をなず内部電極48は形成された容量なが5外部年でも近78よび8によって、並列接続されな5分略に取り出される。

【0004】 このような構造の積層セラミックコンデンサ1および2において、トリミングを可能とするため、 図3に示した積層セラミックコンデンサ1にあっては、 セラミック精層体6の外表面上に、トリミング用外部電 毎9が形成され、セラミック構圏体6の内部であってセ ラミック層3の特定の界面に沿って、各なの端端を互い に対向させた状態でトリミング用内部電面10および1 1が形成されている。トリミング用内部電極10および1 11は、それぞれ、外部端子電極アおよび8に接続される。また、トリミング用内部電極10および11は、トリミング用外部電極9に出て各々の面を対向させて容量をそれぞれ形成している。これら容量は、トリミング用外部電極9によって直列接続されながら、外部端子電便7および88によって限り出される。

【0005】このような情景セラミックコンデンサ1の全体としての容量を所望の値とするようにトリミングするため、図3において破壊で示すように、トリミング用外部電極9の少なくとも一部が除去される。これによって、トリミング用外部電極9とトリミング用内部電極10および、または11とが有効に対向する面積が少なくなり、トリミング用外部電極9とトリミング用内部電極10および11との対向によって形成される容量が減少して、所望の容量位が得られる。

【0006】他方、図4に示した積層セラミックコンデンサ2にあっては、セラミック程標体の外表面上に、トリミング用外部電極12が形成され、セラミック程標体6の内部であってセラミック照3の特定の昇面に沿って、トリミング用内部電極13が形成されている。トリリミング用内部電極12は、外部端子電極8に接続され、トリミング用内部電極13は、外部端子電極7に接続される。また、トリミン7用片部電極12とトリミング用内部電極13とは、各々の面を互いに対向させて容量を形成し、この容量は、外部端子電極7および8によって取り出される。

【0007】このような標曜とラミックコンデンサ2の 全体としての容量を所望の値とするようにトリミングす るため、図4において破壊で示すように、トリミング用 外部電極12の少なくとも一部が除去される。これによ って、トリミング用外部電極12とトリミング用内部電 権13とが有効に対向する面形か少くくなり、トリミン グ用外部電極12とトリミング用内部電極13との対向 によって形成される容量が減少して、所望の容量値が得 られる。

[0008]

【発明が解決しようとする課題】上述の図3および図4にそれぞれ示したトリミング方法は、それぞれ、トリミング用外部電毎9および12の少なぐとも一部を除去することによって容量を調整しようとするものであるので、トリミング後において、トリミング用外部電極9および12の斯面が露出したり、トリミング用外部電極9および12とセラミック順うとの界面が露出したりすることになり、これらの部分での耐候性の確保が必要となる。そのため、トリミング用外部電極9および12には、化学的に安定な材料を用いたり、あるいは、トリミング後において、トリミング用外部電極9および12の表情に、めっき、ガラスコート等の処置を施したりしなければならない。

【0009】また、上述のように、トリミング用外部電

極9および12の少なくとも一部を除去することによって容量を到整しようとするとき、トリミン/用外部電極 りおよび12の端部から順次除去するようにしないと、トリミン/用電極9および12の分断が生じ、容量値が 激減することがある。そのため、トリミング工程におい て、トリミング用外部電極0および12の除去すべき位 電を正確に認識する必要があり、トリミング作業が頻雄 に交る。

【0010】また、トリミング用外部電極9および12 には、解または猟を用いることが多いが、このような金 属は比較的延展性に富むため、トリミング用外部電極9 および12がトリミングによって除去された領域と残さ れた領域との境界線が明確に現れず、トリミングによっ て除去されたはずの領域にも、トリミング用外部電極9 および12を構成する金属の一部が延び出すことがあ る。このことは、容量の戦調整を困難にする。

【0011】そこで、この発明の目的は、上述した問題を解決し得る、積層セラミック電子部品およびそのトリミング方法を提供しようとすることである。

[0012]

【課題を解決するための手段】この発明は、微数のセラミック層およびセラミック層の特定の界面に沿って形成 される内部等体を有するセラミック積層体を備え、内部 導体の少なくとも一部によって容量成分を形成するよう に構成された、積層セラミック電子部品にまず向けられ 内部準体が、互いの間で容量を形成するように、各々の 端縁を互いに対向させた状態で配置される。少なくとも 1対の突を含わせ電極を備え、セラミック積層体には、 対をなず突きるわせ電面形であるおのなどを なようにトリミングするため、当該対きなず突き合わせ 電極が傾向する側域においてセラミック層を外部から部 分的に除去することが予定されたトリミング干定部分が 設けられていることを特徴としている。

【0013】上述の積層セラミック電子部品において、 トリミング予定部がは、セラミック積層体の互いに対向 する両面のそれぞれに関連して設けられていることが暫 ましい、また、この発明に係る積層セラミック電子部品 において、トリミング予定部分に対して既にトリミング が実施された場合、セラミック積層体には、対をなす変 き合わせ電極が対向する領域においてセラミック層を外 結から部分的に除去したトリミング跡が形成されてい る。

[0014]また、この発明に係る積層セラミック電子 部品において、内部等体は、複数対の突き合かせ電極を 備えていてもよい、この場合、各対をなす突き合かせ電 極のそれぞれの端縁は、セラミック積層体の程度方向に 整列されるのが軽ましい。また、この発明に係る積層セ ランマンで許部品において、内部等は、たとえば積層 セラミックコンデンサを掲載せるように、さんに、各々 の面を互いに対向させて容量を形成する複数対の内部電 極を備えていてもよい。

【0015】この発明は、また、複数のセラミック層お よびセラミック層の特定の界面に沿って形成される内部 導体を有するセラミック積層体を備え、内部導体の少な くとも一部によって容量成分を形成するように構成さ れ、さらに、内部導体が、互いの間で容量を形成するよ うに、各々の錯縁を互いに対向させた状態で配置され る、少なくとも1対の突き合わせ電極を備えている、積 層セラミック電子部品をトリミングする方法にも向けら れ、上述した技術的課題を解決するため、対をなす突急 合わせ電極が対向する領域においてセラミック層を外部 から部分的に除去することによって、当該対をなす突き 合わせ電極間で形成される容量を減少させるようにトリ ミングする工程を備えることを特徴としている。

【0016】上述したセラミック圏を外部から除去する 工程において、セラミック層における、突き合わせ電極 の対向する端縁間に挟まれた部分より外側に位置する部 分が除去されても、セラミック層における。突き合わせ 電極の対向する端縁間に挟まれた部分が除去されても、 これら双方が除去されてもよい。

[0017]

【発明の実施の形態】この発明は、容量成分を形成する 積層セラミック電子部品全般に適用可能であるが、以下 に、この発明の実施形態の説明を積層セラミックコンデ ンサに関連して行なう。図1は、この発明の一実施形態 による積層セラミック電子部品としての積層セラミック コンデンサ21を示す断面図である。

【0018】積層セラミックコンデンサ21は、周知の 積層セラミックコンデンサと同様、また、図3および図 4に示した積層セラミックコンデンサ1および2と同 様、複数のセラミック層22とセラミック層22の特定 の界面に沿って形成される内部導体としての複数対の内 部電極23および24とを有するセラミック積層体25 を備える。各対をなす内部電板23および24は、各々 の面を互いに対向させて容量を形成する。また、セラミ ック積層体25の各端部には、外部端子電極26および 27が形成される。上述の各対をなす内部電極23およ び24のうち、一方の内部電極23は、外部端子電極2 6に接続され、他方の内部電極24は、外部端子電極2 7に接続される。このようにして、各対をなす内部電極 23および24間にそれぞれ形成された容量は、外部端 子電極26および27によって、並列接続されながら外 部に取り出される。

【0019】このような構造の積層セラミックコンデン サ21において、トリミングを可能とするため、セラミ ック積層体25の内部であって、内部電極23および2 4が形成された位置より外側にあるセラミック層22の 特定の界面に沿って、各々の端緑を互いに対向させた状 態で、たとえば2対の突き合わせ電極28および29な

らびに30および31が形成されている。突き合わせ雷 極28および30は一方の外部端子電極26に接続さ れ、突き合わせ電極29および31は他方の外部端子雷 極27に接続される。また、対をなす各一方の突き合わ せ電極28および30と各他方の突き合わせ電極29お よび31とは、上述したような各端線の対向によって互 いの間に容量を形成し、これらの容量が、外部端子電極 26および27によって取り出される。

【0020】このような積層セラミックコンデンサッ1 の全体としての容量を所望の値とするため、上述した突 き合わせ電極28および30と突き合わせ電極29およ び31との間に形成される容量を減少させるようにトリ ミングされる。その目的で、セラミック積層体25に は、対をなす突き合わせ電極28および30と突き合わ せ電極29および31とが対向する領域においてセラミ ック層22を部分的に除去することが予定されたトリミ ング予定部分32が設けられる。

【0021】この実施形態のように、突き合わせ電極? 8~31が複数対形成される場合、各対をなす突き合わ せ電極28~31のそれぞれの端縁は、セラミック積層 体25の積層方向に整列されることが好ましい。これに よって、突き合わせ電極28~31のいずれかがトリミ ング予定部分32内に突入することがなく、その結果、 トリミング予定部分32を整った形状とすることができ る。したがって、トリミング時において、突き合わせ電 極28~31のいずれかを誤って除去してしまうことを 防止でき、トリミング操作を容易にすることができる。 【0022】図1では、上述したトリミング予定部分3 2において、セラミック層22を外部から部分的に除去 したトリミング跡33が実線で示され、また、別の態様 でセラミック層22を外部から部分的に除去したトリミ ング跡34が1点鎖線で示されている。実線で示したト リミング跡33は、セラミック層22における。突き合 わせ電極28~31の対向する端縁間に挟まれた部分よ り外側に位置する部分が除去された結果として形成され たものである。他方、1点鎖線で示したトリミング跡3 4は、セラミック層22における、突き合わせ電極28 ~31の対向する端縁間に挟まれた部分が除去された結 果として形成されたものである。

【0023】これらトリミング跡33および34の各々 は、セラミック積層体25の外部から、たとえばレーザ ビームを照射したり、サンドプラストを適用したりする ことによって形成されるものであるが、その深さや幅が 増すに従って、突き合わせ電極28および30と突き合 わせ電極29および31との間で形成される容量が減少 し、これに応じて、外部端子電極26および27間で収 り出される積層セラミックコンデンサ21全体としての 容量が減少する。したがって、このように容量が減少 し、積層セラミックコンデンサ21全体としての容量が 所望の値になるまで、トリミング操作が実施される。

例として、設計容量が2pFの積層セラミックコンデン がにおいて、たとえばトリミング酵34を形成するよう なトリミングを実施したとき、設計容量の10%に当た る0.2pFの容量減少が確認された。

【0024】一般的に、トリミング降33をもたらすようなトリミング態様は、容量値の必要な訓整幅が比較的 かさい場合に適し、トリミング勝34をもたらすようなトリミング態様は、容量値の必要な調整幅が比較的大きい場合に適している。したがって、必要とする容量値の顕整幅の大きさに応じて、これらトリミング態様が使い分けられる。また、両者のトリミング態様が同時に採用されてもよい。

【0025】図2は、この発明の他の実施形態による積 曜セラミック電子部品としての積層セラミックコンデン サ41を示す断面図である、この積層セラミックコンデ ンサ41は、上述した積層セラミックコンデンサ21は、 比通する多くの要素を備えているので、図2において、 図1に示す要素に相当する要素には同様の参照符号を付 し、重複する説明は省略する。

【0026】図2に示した積層セラミックオンデンウ4 1は、トリミング予定部分がセラミック核層体25aの 互いに対向する両面のそれぞれに関連して設けられてい ることを特徴としている。すなわち、セラミック核原は 25aの上面側に形成された突き合わせ電極28~31 が対向する領域に設けられたトリミング予定部分32に 加えて、セラミック積層体25aの下面側にも、たとえ ば2対の突き合わせ電極42ちよび43ならびに44および45が形成され、これら突き合わせ電極42~45 が対向する領域にトリミング予定部分47が設けられて いる。

【0027】より詳細には、セラミック積層体25 aの内部であって、内部電極23 および24が形成された位置より下側にあるセラミック層22の対象の界面に沿って、各々の端縁を互いに対向させて容量を形成する状態で、2対の突き合わせ電極42 および43 5が形成されている。したがって、セラミック積層体25 aには、対をなつ突き合わせ電極42 および44 と突き合わせ電極43 および45とが対向する領域においてセラミック層22を部分的に除去することが予定されたトリミング予定部か47 が設けられる。

【0028】突き合わせ電極 42および44は一方の外部場子電極 26に接続され、突き合わせ電極 43および 45は他方の外部場子電極 27に接続され、上速した突き合わせ電極 42~45によって形成された容量は、外部場子電極 26および27によって取り出される。したがって、積極でラミックコンデンサ41の全体としての容量を所望の値とするため、上述した突き合わせ電極 42および44と突き合わせ電極 43および45との間に 形成される容量を減少させるようにトリミング子定部分 47においてトリミング子で部分 47においてトリミング子できる。

【0029】このような債器セラミックコンデシサ41 によれば、トリミング操作は、トリミング子で節が3と および4下のいずには対しても行なうことができる。し たがって、トリミングを実験するとき、積層セラミック コンデンサ41の表裏を区別したり、積層セラミックコ ンデンサ41を表裏に関して一定の方向に向けておいた りするといった環線な操作を必要としない。

【0030】また、トリミング操作は、積層セラミックコンデンサ41の製造製階で行なわれたり、回路基板へ の実装像に行なわれたりするが、実装像に行なう場合、 特に注目すべきは、積層セラミックコンデンサ41が表 裏いずれの側を上方に向けて実装されても、トリミング を行なうことができるということである。以上、この発 地を図示した積層セラミックコンデンサ21および41 に関連して説明したが、この発明は、たとえばして複合 部品のように容量成分を形成するものである限り、他の 積層セラミック電子部品にも適用することができる。

【0031】また、図示した実施形態では、1つのトリ ミンプ下生部か32または47に関して、2対の突き合 わせ電極28~31または42~45が形成されたが、 突き合わせ電筋の対の数は任意であり、たとえば1対で も3対以上でもよい。

[0032]

【発明の効果】このように、この発明によれば、セラョック積層体に含まれる複数のセラミック周や特定の界面に治って形成される内部薄件として、互いの間で容量を形成するように、各々の端離を互いに対向させた状態で乱、トリミングにあたり、特をなす突き含わせ電極が形成され、トリミングにあたり、特をなす突き含わせ電極があれる。となるため、対をなす突き合わせ電極が対向する領域においてセラミック層を外部から部分的に除去することが行って、突き合わせ電極の断面を露出させたり、突き合わせ電極とセラミック層と外部が高端させたりまることがないので、というない。

【0033】また、上述のように、トリミングにあたり、突き合わせ電極を除去せず、セラミック層を除去するので、たとえば突き合わせ電極をトリミング時に誤って分断して、容量値を強減させることがない。したがって、トリミングによる容量値の調整を失敗なく行なうことができる。また、突き合わせ電極を構破する金属の延眠性が問題となり、容量の微調整を困難にすることもない。

【0034】この発明に係る積層セラミック電子部品に おいて、トリミング予定部分が、セラミック積層体の互 いに対向する両面のそれぞれに関連して設けられている と、トリミング程作は、両面のトリミング予定部分のい ずれに対しても行なうことができるようになるので、ト リミングを実施するとき、積層セラミック電子部品の表 裏を区別したり、積層セラミック電子部品を表裏に関し て一定の方向に向けておいたりするといった煩雑な操作 を必要としないばかりでなく、トリミング操作を実装後 に行なう場合、積層セラミック電子部品が表裏いずれの 側を上方に向けて実装されても、トリミングを行かうこ とができる。

【0035】また、この発明に係る積層セラミック電子 部品において、複数対の突き合わせ電極を備える場合、 各対をなす突き合わせ電極のそれぞれの蝴緑が、セラミ ック積層体の積層方向に整列されていると、突き合わせ 電極のいずれかがトリミング予定部分内に突入すること がなく、その結果、トリミング予定部分を整った形状と することができる。したがって、トリミング時におい て、突き合わせ電極のいずれかを誤って除去してしまう ことを防止でき、トリミング操作を容易にすることがで きる。

【0036】この発明に係る積層セラミック電子部品の トリミング方法において、セラミック層を除去すると き、セラミック層における、突き合わせ電極の対向する 端緑間に挟まれた部分より外側に位置する部分を除去す るようにすれば、比較的小さい調整幅で容量値を調整す ることが容易になり、セラミック層における、突き合わ せ電極の対向する端縁間に挟まれた部分を除去するよう にすれば、比較的大きい調整幅で容量値を調整すること が容易になる。

【図面の簡単な説明】

【図1】この発明の一実施形態による積層セラミック電 子部品としての積層セラミックコンデンサ21を示す断 面図である。

【図2】この発明の他の実施形態による積層セラミック 電子部品としての積層セラミックコンデンサ41を示す 断面図である.

【図3】この発明にとって興味ある従来の積層セラミッ クコンデンサ1を示す断面図である。

【図4】この発明にとって興味ある従来の積層セラミッ クコンデンサ2を示す断面図である。

【符号の説明】 21,41 積層セラミックコンデンサ (積層セラミッ

ク電子部品)


22 セラミック層 23,24 内部電極(内部導体)

25、25 a セラミック稽層体


28~31.42~45 突き合わせ電極(内部導体) 32,47 トリミング予定部分

33.34 トリミング跡


[|2|1]



[図3]



[図2]



[図4]

